Transcript Folie 1
Institut für Angewandte Mikroelektronik und Datentechnik Selected Topics in VLSI Design (Module 24513) Course and Contest Phase 5 – Changes across technologies Kai Neubauer 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 1 Institut für Angewandte Mikroelektronik und Datentechnik Changes of technology parameters - Decreasing gate length with every new technology node - - Smaller channel length leads to smaller Ron (and Roff) - - Maximum frequency increases Dynamic power consumption decreases Static power consumption increases Variation of gate oxide materials (High-K), to … - - Size of transistors decreases and density increases … reduce capacitance … reduce gate leakage … increase reliability Other changes include - Reliability issues (EM, TDDB, etc.) Decreasing Vdd Yield ↑ / Costs ↓ 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 2 Institut für Angewandte Mikroelektronik und Datentechnik Influence on the circuit I - Conclusions from previous slide: - - Pre-conditions - - First, the circuit should be smaller with every decreasing technology node Second, at the same operation conditions (VDD, temperature), a smaller technology node should lead to a faster circuit (i.e. higher frequency) Third, at the same frequency, a smaller technology node should lead to a decrease in dynamic power consumption and an increase in static power consumption Apply the same operation conditions to every technology node: VDD = 1 V and T = 25° C Remove library cell instances from the HDL source files Two separate series of measurements 1. 2. Find the maximum frequency for each technology Set the frequency for each technology to the lowest reachable frequency 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 3 Institut für Angewandte Mikroelektronik und Datentechnik Influence on the circuit II – Circuit under test 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 4 Institut für Angewandte Mikroelektronik und Datentechnik Influence on the circuit III – 1st test (fmax) 8000 7068 7000 6000 5100 5000 3904 4000 3100 3000 2712 2650 2000 1000 0 Frequency (MHz) 65 nm Area (µm) 45 nm 32 nm 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 5 Institut für Angewandte Mikroelektronik und Datentechnik Influence on the circuit IV – 2nd test (Power) 14 13.31 12 10 8.37 8 7.22 5.41 6 3.67 4 2.56 2 0 Dynamic Power (mW) 65 nm Static Power (µW) 45 nm 32 nm 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 6 Institut für Angewandte Mikroelektronik und Datentechnik Influence on the circuit V - Evaluation - Frequency test shows predicted behavior - - Smallest technology node reaches highest frequency … … and smallest area Power test - Dynamic power consumption decreases as expected Static power consumption at the 45 nm node does not behave as expected Possible reason: introduction of new gate oxide materials between 65 nm and 45 nm 8000 15 6000 10 4000 5 2000 0 0 Frequency (MHz) 65 nm 45 nm Area (µm) Dynamic Power (mW) 32 nm 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 65 nm Static Power (µW) 45 nm 32 nm 7 Institut für Angewandte Mikroelektronik und Datentechnik Phase 5 - Conclusion - Different technology nodes change the characteristics of a circuit Smaller gate length decreases dynamic power consumption and/or increases the maximum frequency Static power consumption increases along with decreasing technology nodes 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 8 Institut für Angewandte Mikroelektronik und Datentechnik Thanks for your attention! 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 9 Institut für Angewandte Mikroelektronik und Datentechnik Architecture 21.07.2015 © 2013 UNIVERSITÄT ROSTOCK | Fakultät für Informatik und Elektrotechnik 10